投稿指南 投放广告
热门: AOI 焊锡桥连 焊锡桥
网上文章
边界扫描满足电路功能测试的要求
材料来源:SMT CHINA           录入时间:2017/7/3 12:00:48

(本文摘自《SMT China表面组装技术》杂志2017年6/7月刊技术文章,仅限于SMTC读者及业内人士参考,不得作为商业用途!版权所有,违者必究!)

在电路测试中最为严重的问题之一是物理访问的不断下降。在一系列市场中,用户在过去五年内都一致报告了它具有高达20% 的衰减,这不可避免地引发了人们对将来可使用测试方法的讨论。JTAG(joint Test Action Group, 联合测试行动组织)边界扫描测试在这领域有着良好的声誉,但是单单这个测试过程本身还不能为所有的测试问题提供解决方案,还需要有合作伙伴。目前人们在测试领域主要感兴趣的焦点还是在功能测试上,本报告将分析这种测试组合技术的一些基本情况,并介绍用于嵌入式功能测试的新技术解决方案及其实现的过程。

结构与功能之间的相互作用

无论是采用的是哪一种常见的电学测试策略,它们都分为两个基本类别,也即:结构测试和功能测试。根据表1所示,这两者都遵循着完全不同的触发和诊断故障原则。虽然结构测试采用的是通过元件级访问的测试设计,但功能测试则是一种旨对连接部件的测试。

然而,成功的结构测试需要确保对元件的访问,并且诸如ICT、MDA或FPT等技术在这方面显得越来越无能为力。在另一方面,功能测试通常采用将被测单元(UUT)的本地连接作为访问的基础,从而规避上述问题。

因此,毫不奇怪,用户再次对功能测试技术给予了更多的关注。所谓的集群测试是功能测试的一种子集,集群测试基本上是一种不充分访问的结果,因为它们只是利用在电路分区边缘处的可用测试点来进行部分测试。减少测试访问的逻辑后果是集群的大小在不断增加,直致集群在意义上完全丧失为止。

关于结构测试是否会使功能测试成为冗余,也是一个经常给予热烈争论的话题。这背后的主要原因是在考虑成本因素而尽可能地减少测试。在测试不能避免的情况下,我们如果至少能在一种主要方法上达成一致将是一件十分有益的事情。

要回答这一问题,有几个基本因素将需要考虑,我们将在下文中进行讨论。

结构测试可以证明在在电子物理层面上电路的完整性。测试主要是针对电路的静态属性,部分是针对电路在某一运行速度时的属性,同时它还可以提供精确的故障诊断。然而,它并不对电路的任何功能进行测试,因此不能在操作模式下来检测电路的故障。这在针对可能故障的整个范围测量时限制了故障覆盖面。因此,结构测试可以作为一种理想的间接过程的“感受”装置,但它绝对不能用来取代功能测试。

另一方面,功能测试原则上具有较大的故障覆盖范围,并且还可以检测工作模式中的电路异常,只要进行相应的动态检测即可。然而,所使用的测试模式对结果有着非常强的影响,因为要检测故障必须首先能将其触发。如果结构性的故障影响了电路功能,那么功能测试也能用来检测故障,但这种故障诊断是很不清楚的。如果结构缺陷并不受到功能的触发,在通常情况下着将会导致故障的“隐身”,而在之后阶段会产生潜在性的严重后果。这也会使单个元件出现参数故障,引脚开路而产生电平信号的浮动,上拉电阻的缺损或退耦电容的不正确安装等,这里还只是列出了其中的部分问题。因此,在生产过程中,特别是在生产线的末端(EoL)执行功能测试,将特别适合用来证明对所选择工作模式是否能得到基本的满足。然而,它们也绝不可能来替代结构性测试。

图1显示了基本因素的影响趋势,具体展示了这两种测试策略优势和弱点的。它清楚地表明,在结构测试和功能测试间存在着良好的协同作用,它们绝不是一种可互相替代的对象。与此相反,激发它们全部潜能的正确方式恰恰在于将它们二者进行有机的结合。


标准的演变

虽然现在的JTAG边界扫描作为IEEE1149.1标准[1]已存在超过25年,但如IEEE1149.6 [2]这样的周期性扩展版本和它的新版本[3]使得该标准能够一直紧跟当前最新技术的发展水平。在本项讨论的专题范围中,应特别注意如下一些因素:

  •  该标准是设计成为数字化静态电路测试的后继方法,但是它在超出这个范围的应用将是很困难的、甚至是不可能的。
  •  JTAG边界扫描仅仅定义了芯片内的数字测试点,它可应用于结构测试和静态功能测试。
  •  由于电路内核是准隔离化的,采用了一种巧妙的方式来实现其功能和结构之间的基本隔离。
  •  与此同时,它也能确保高质量的故障诊断,因为可以高度自动化方式来生成测试矢量,整个测试过程具有无与伦比的高效率。
  •  可以提前预测故障的覆盖率,也即在构建物理原型之前,就可以对它的设计进行优化,同时它依然具有可测性。

 在数字测试方面,故障覆盖主要受到矢量重复率的限制,因此它不能用来检测动态性的故障。

边界扫描已经成为一种逻辑测试的解决方案,它主要应用于复杂芯片,如处理器、FPGA、DSP和ASIC中。单边界扫描在电路测试中的表现十分优异[4],并且还能与检测技术相结合,可以成为测试过程的“感受”装置而发挥作用[5]

集群测试是一种采用边界扫描作为功能测试的方法(图2)。集群测试有很多种类,更多细节请参见文献[4]

除了这些嵌入式应用之外,还可以使用外部I/O模块(图3)。它们可以使用本地连接器或在UUT上的测试点来轻松地控制整个电路的静态功能测试。如果电路板上包含有额外的边界扫描电路,则通常可用于对连接器或其他无法进行扫描的电路部分进行深层次的结构测试。由于外部模块必须要加入到本地电路中,所以边界扫描原理在整个测试过程中可保持不变。

这种方法甚至可应用于模拟功能或集群的测试中,然而,这还取决于所配置混合信号通道

I/O模块的类型,例如,我们所采用的是Goepel电子公司[6] CION-LX I / O模块。总之,边界扫描本身已经有了几种功能测试方法的选项,但这种测试还仅限于电路的静态测试中。

颠倒功能测试的环境

 在实际生产中采用这种功能测试方法时,首先采用的几乎还是传统版本,即是通过本地连接器来将外部测试器连接到UUT,根据其逻辑顺序运行测试并评估其结果。 但根据表2所示,还存在有其它的可行方案,这些方案专注于嵌入式测试,它具有许多的创新点。

所有这些过程都为同一个目标服务,即是通过提供预先配置的解决方案,来满足用户对测试例行程序进行编码的需要,以确保整个测试过程具有更高的效率和预测性。作为它的一个组成部分,实际测试器将会被转移到UUT的内部,并将其命名为“嵌入式系统访问”。根据图4所示,这种方法在长远发展上具有重大意义。




       最明显的变化是测试器部件上的转换,从边界扫描开始它将会有进一步增加,现在还包括有测试执行器。换句话说,更多地将会使用由设计限定的元件,这样做的同时也能减少外部的工作强度。

仿真测试将基板上原有的处理器作为测试执行器,这样做能够对连接内核的所有元件进行访问。一般来讲,通过系统总线对整个电路进行自然划分,这将使这种基于模型的自动化生成过程得以实现。

这种方法还有助于闪存模块的快速编程。在许多情况下,这种所谓的内核辅助编程能够提供比边界扫描高得多的性能。

在模拟仿真测试中,一般是由外部源向处理器提供矢量,并将它们用于自然总线的循环中,来读取数据并将数据传送回上级控制单元以进行评估,因而它只能在某个运行速率下进行测试。然而,最近的研究成果已经可以进行仿真脚本的实时处理,比如由Goepel电子公司开发的具有RT扩展功能的VarioTAP[7]技术就是一个很好的例子。

芯片嵌入式测试器已经在电路测试领域成功使用了多年,这是将特殊IPs作为一个组成部分来集成到测试设计中。这种基本方法现在也已经通过最新标准(如IEEE1687 [8]和IEEE1149.1-2013 [3])应用到电路板的功能测试中。该原理在实际上很容易理解,并且它是利用JTAG来作为传输媒质(图6)。

在实践中,这些测试器的种类并没有限制,采用基于FPGA的测试器就非常具有吸引力。 它们作为软件IP可临时加载到目标中,并且可以针对测试任务进行单独定制。常见的这类测试仪器包括有频率计、存储器测试器,误码率测试器、LAN测试器、闪存编程器和逻辑分析器等,在这里我们仅列举了这几项。然而在FPGA的使用中总是会存在一个问题,即软件IP必须要对所测试电路的相应引脚进行单独地定制。但最近的研究成果,如由Goepel电子公司开发的ChipVORX技术[9]能够自动地实现软件IP对引脚的接触访问,而不需要再进行重新的编译设计。

 

在这种情况下,使用带有外部I/O的FPGA模块也成为了一个热点(图7)。它们通过访问本身的连接器就可将FPGA嵌入式测试器直接扩展应用到电路板的功能测试中。

在表2中列出的第三种过程是用于测试和诊断的嵌入式操作系统。在这里处理器也被用作为一个测试执行器,但是此时是由一个完整的测试和诊断软件(如JEDOS)来进行控制的(图8)。

软件还包括了已经预先配置的测试矢量和诊断算法,它们基本上是实时执行的,完全免除了矢量的下载,在功能测试中这是实现全集成ATE的最终步骤。

分散工作,共同测试
 

即使上述功能测试过程的本身已经提供了许多新的可能性,但是只有以科学合理的方式将它们组合使用,才能释放它们的全部潜能。JTAG过程的优点是它们都使用相同的基础设备(图9), 基于相应的多功能系统解决方案,就很容易创建出结构和功能测试的交互式组合系统。

一种完整的台式JTAG测试器,如JULIET系统[10]已经可以满足生产的要求(图10)。它的集成化I/O模块具有宽范围功能测试器和引脚的适配功能,使其具有卓越的灵活性,可用于原型产品的全面测试、小到中等规模的生产以及维修等领域。

此外,还有一种功能十分强大的测试平台,它是传统功能测试器的开放式、模块化的测试系统,它们可以很好地配置对应组件进行结构测试。在这方面的领先集成平台之一是PXI或PXI Express(图11)。

这种测试架构的优点是,在几乎所有的应用和服务领域,它对众多厂商的大量模块都具有可用性。它能够基于开放的软件包(如LabVIEW或TestStand)来实现灵活的系统测试概念。JTAG组件是集成在相应的硬件/软件插件上。其对应的软件解决方案可以让功能测试器JTAG硬件进行完全的控制并提供交互式矢量接口。这种透明的从属模式也具有集群测试等功能。全系列的JTAG边界扫描控制器可用于嵌入式系统访问技术的集成,这些都采用了原始的PXI / PXIe格式,并且是一种单插槽形式的设备。

单插槽式JTAG边界扫描组件的原理也可与侵入性测试器(如ICT,FPT和MDA组件)进行组合,就有可能使用交互程序来增加对故障的覆盖率,这有着很大的益处。

总结和结论

 不断减少的测试访问驱使着我们重新思考对测试理念的现代设计。嵌入式结构测试,例如JTAG边界扫描与具有创新意义的嵌入式功能测试相结合,包括嵌入式ATE为我们提供了一种新的方法。创新的重点是能提高测试生成的效率,同时又能提高测试速度,也使得测试覆盖率以及诊断质量的提高成为可能。外部I/O模块配合FPGA共同使用也会有利于提高测试质量。

技术成熟且功能强大的测试平台适用于各种测试策略的组合,同样也适用于与传统外部测试仪器进行组合。

用户现在面对着大量的测试技术解决方案,但是最终必须根据其本身的产品性能、工艺参数以及成本因素进行精确的分析,从而最终获得一种理想的测试策略。(SMTC@ACT)

参考文献

1. IEEE Std.1149.1-1990, Standard Test Access Port and Boundary Scan Architecture.

2. IEEE Std. 1149.6-2003, Standard for Boundary Scan Testing of Advanced Digital Networks.

3. IEEE Std.1149.1-2013, Standard Test Access Port and Boundary Scan Architecture.

4. Thomas Wenzel / Andreas Türk, The Trouble with BGA Solder joints White Paper, Goepel electronic, 2014.

5. Thomas Wenzel / Martin Borowski, Single Boundary Scan IC Looking for Connection, White Paper, Goepel electronic, 2014.

6. Thomas Wenzel / J.Heiber, Big Test Strategies in Small Packages, White Paper, Goepel electronic, 2015.

7. Product information: VarioTAP – Goepel electronic, 2014.

8. IEEE Std. P1687, Standard for Access and Control of Instrumentation Embedded Within a Semiconductor Device.

9. Product information: ChipVORX – Goepel electronic, 2014.

10. Product information: JULIET Desktop Tester Series2 – Goepel electronic, 2015.


上一篇:推动电子组装行业迅速变革的动力 下一篇:再提速,48小时拿报告!

版权声明:
《SMT China 表面组装技术》网站的一切内容及解释权皆归《SMTT China 表面组装技术》杂志社版权所有,未经书面同意不得转载,违者必究!
《SMTT China 表面组装技术》杂志社。
 
 
 
 
友情链接
  首页 | 关于我们 | 联络我们
Copyright© 2017: 《SMT China 表面组装技术》; All Rights Reserved.
请用 Microsoft Internet Explorer 6.0 或以上版本。
Please use Microsoft Internet Explorer 6.0 or higher version.
备案序号:粤ICP备12025165号