{{ title }}
{{ errorMessage }}


{{ errorMessage }}





{{ registerSuccessMessage }}
当前位置:首页>市场动态> 正文 
收藏
点赞
投稿
减少BTC焊盘中外露导通孔焊锡空洞的实验方法
  2020-07-07      371

作者:Alfredo Garcia,Domingo Vazquez,Ricardo Macias,Rodrigo Ibarra,Joe Smetana,Mulugeta Abtew,Iulia Muntele,

SANMINA公司和诺基亚公司

摘要

在整个组装行业中,各种成功地减少焊锡中空洞水平的策略包括管理回流温度曲线的参数、焊锡膏涂布体积与焊锡膏类型、切割不同的模板孔几何图形、有阻焊膜与无阻焊膜热焊盘的网状几何图案、真空辅助回流、PCB基板的刮板刺激、使用预成形焊锡、放置元件之前与回流之前对元件焊盘镀锡、模板设计过度印刷焊盘的的I/O孔尖端,以及外露焊盘中的导通孔[1-8]。用这些方法与它们的组合来控制底部终端元件(BTC)热焊盘上的空洞,在批量生产中达到不同程度的成功。

本文所探讨的方法适合使用外露焊盘导通孔的情况。这种方法为两种QFN元件设计专用的测试工具。考虑的主要变量包括元件的尺寸、在热焊盘中外露导通孔的数量、导通孔间距、导通孔尺寸和焊锡膏覆盖率。观察这些变量对热焊盘的空洞水平和焊锡沿导通孔的孔壁下渗导致焊锡在PCB另一侧突起的影响。

测试结果表明,焊锡沿焊盘外露导通孔下渗与导通孔的直径和焊锡膏覆盖率无关。尽管发现这一情况,但在实验中没有记录到如元件倾斜、偏移、开路,或焊锡桥连这些缺陷。特定的配置使热焊盘的空洞水平低于25%;但是,其他的配置的热焊盘的空洞水平高达50%。本文讨论电路板厚度和导通孔阵列几何形状对热焊盘的焊锡覆盖率与空洞水平的影响。

前言

假定一个外露的导通孔、电镀通孔(PTH)的直径足够小(在电镀前的钻孔尺寸≤10密尔),在回流焊锡时,它们就可以在让焊锡膏中的挥发物起作用时防止熔融焊锡沿导通孔下渗,在挥发物逸出时减小BTC热焊盘的空洞尺寸。接下来的问题是,如果把焊锡直接印刷在这种焊盘中的外露导通孔上时,焊锡空洞的尺寸是否会发生变化,以及怎样比较这种情况的空洞尺寸和把焊锡膏涂布在这些外露导通孔之间的情况下的空洞尺寸。

   1.JPG   

图1:在外露导通孔内部作用在有限焊锡体积上的各种力达到平衡。

根据前面的假设,图1简要说明外露焊盘导通孔中在有限体积焊锡上出现的各个力的平衡;焊锡柱的高度是接触角与最终的导通孔尺寸的函数。图1是假设这个电镀通孔内的表面是可润湿表面的情况。

作用在焊锡柱上的力达到平衡时,焊锡柱的高度(h)可以用下面的方程式1表示:


从焊接应用的角度看,方程式1不能在实际应用中使用;当焊锡到达暴露的直通导通孔时,焊锡会按导通孔壁的润湿能力、有效焊锡的数量和加热、冷却情况沿导通孔下渗。但是,值得注意的是,使用方程式1有一个问题,即什么样的条件会使焊锡柱的高度最小,或者高度为零:

•    如果焊锡没有润湿导通孔 (没有电镀的导通孔)

•    如果*q1 = *q2 (焊锡缺少重量)

•    如果 *q1 = *q2 = 90°(不可能是天然的结果)

由于外露的电镀直通导通孔不可能满足这三个条件,并且由于假定的焊锡柱高度和外露导通孔的半径R之间的关系,不论导通孔最终的实际尺寸有多小,防止焊锡沿可润湿的电镀导通孔下渗似乎是不大可能的。除了粗略的计算外,还需要通过实际验证来充分验证前面的假设。为此,设计一种测试工具,按下一节描述的方法计算各个参数。

进行实验验证的测试工具

验证的方法是设计一块测试电路板,这块电路板有各种不同的电镀通孔导通孔直径和导通孔阵列,设计模板,这样就可以在导通孔上或在导通孔之间印刷焊锡膏,制作不同厚度的电路板,在完成组装后,记录有焊锡的导通孔、空洞百分率,以及从导通孔中凸出的焊锡。

如果本文的假设被证实,那么,热焊盘中形成的空洞将最少,热传导被优化,元件会呈现一致的焊点托起高度。否则,导致焊锡沿外露导通孔下渗的因素可能如下:

•    印刷的焊锡体积和位置

•    最终导通孔的可焊性

•    焊锡的润湿能力

•    存在障碍(阻焊膜网)

•    有效焊锡的温度值和温度梯度(直通导通孔表面,测试板表面和元件表面之间的表面张力的平衡情况)

2.JPG


图2:测试电路板上的A-MLF88-10毫米-0.4毫米-锡的顶部侧面和底部侧面的视图。

测试电路板的基本情况:

•    尺寸为224毫米x170毫米,四层电路,浸银(ImAg)表面层

•    热焊盘中的电镀直通导通孔都连接四个电路层

•    电路板有三种厚度:93 密尔 (2.36 毫米)、110密尔 (2.8 毫米)和130密尔 (3.3 毫米)

•    一种0.4毫米间距的QFN元件和一种0.5毫米间距的QFN元件

•    热焊盘中的外露电镀直通导通孔形成2×2、5×5和8×8矩阵

•    两种阻焊膜设计(有阻焊膜环绕的导通孔和没有有阻焊膜环绕导通孔)

选择的导通孔直径是f1<f2<f3,是钻孔的外直径 (OD):

f1 = 0.2毫米(~0.00787英寸)

f2 = 0.23毫米(~0.00905英寸)

f3 = 0.25毫米(~0.0098英寸)

虽然电路板上有两种类型的QFN元件,但这里只讨论尺寸为10毫米x10毫米、0.4毫米间距的QFN元件。图2是一个有88条引线的QFN元件(A-MLF88 -10 毫米-0.4 毫米- 锡),芯片尺寸177.1密尔 x 177.1密尔,热焊盘尺寸8.3 x 8.3 毫米。图3描述最终使用的电路板的测试内容。

 3.JPG

图3:测试电路板。

图3中突出有阻焊锡环绕的导通孔的位置,图中的第3、4、7和8行是参考指示器,用红色表示。测试电路板有对称性,每一组特性曲线在每块测试板上重复四次。

模板设计

计算两种模板以提供至少50%以上的焊锡膏覆盖率。使用的模板是厚度4密尔的NiCut模板。按照IPC-7093计算焊锡膏覆盖率,计算时考虑的可焊表面面积不包括开口、已填充的导通孔或被阻焊膜遮挡的导通孔。对两种模板计算和测量的焊锡膏覆盖率的值见表1。用模板A涂布锡膏点(在导通孔之间),模板B涂布焊锡膏段(在导通孔上);图4是一个例子。

 b1.JPG

表1:焊锡膏覆盖率。

4.JPG

图4:点阵式孔和分段式孔的例子。

一些使用模板B时计算和测量的焊锡膏覆盖率的值显示,对8 x 8导通孔阵列的焊锡膏覆盖率的值大于100%;这是可焊表面的面积(由于有更多外露导通孔有阻焊膜环绕)比总的印刷面积小的情况下焊锡膏覆盖率的值。

实验设计与组装参数

共有18块电路板——两种类型的模板各9块,其中厚度相同的电路板3块,采用无铅工艺组装,根据每块电路板的厚度选择相应的SAC305焊锡膏和回流温度曲线。表2是实验考虑的因素。表3列出组装的电路板的特点。

 b2.JPG

   表2

b3.JPG

表3:组装电路板目录清单。

回流温度曲线

表4总结在不同厚度电路板的12个不同位置测量的回流温度曲线的参数范围。回流炉的参数(即温区的温度,传送带的速度),使QFN元件的回流参数具有高度可比性,与电路板的厚度无关(图5-7)。在这种情况下,由于电路板只在一个侧面上贴装元件,针对不同厚度的电路板建立温度曲线并不难。

b4.JPG

表4:回流参数。

 5.JPG

图5:93密尔厚的电路板的回流温度曲线。

6.JPG

图6:110密尔厚的电路板的回流温度曲线。

7.JPG

图7:130密尔厚的电路板的回流温度曲线。

SPI数据

针对每个元件采集焊锡膏检查(SPI)数据。针对热焊盘,对每个孔进行编号,测量每一次涂布的焊锡膏,测量结果与根据孔的尺寸计算出来的目标值进行对比。

对于元件引线,把孔的尺寸缩少10%。这样不会过度印刷I/O,因此,焊锡膏中的焊锡粉末开始熔融和聚结时,涂布焊锡膏不会抬升元件,避免在无意中干扰实验的假设前提。对I/O涂布的焊锡膏体积分布如图8所示。每个体积分布的体积平均值略低于焊锡膏体积的目标值1060密尔3。

8.JPG

图8:每块电路板的I/O的焊锡膏体积。

对于模板A,用涂布在热焊盘上的焊锡膏来评估模板孔涂布的锡膏的面积分布,这个面积分布仅用于检查是否有涂布的焊锡膏落在导通孔位置上。图9中的焊锡膏面积分布曲线显示焊锡膏稍微过量印刷(中位数高于黑色虚线所示的目标值);不过,这些焊锡膏的面积远远小于使焊锡膏与热焊盘中的任何导通孔位置接触所需要的焊锡膏面积。

91.JPG

9-2.JPG

图9:热焊盘的焊锡膏面积分布、点涂焊锡膏;5 x 5有阻焊膜环绕的导通孔阵列。

可以从图10中的焊锡膏面积分布看到稍微过度印刷(中位数高于黑色虚线所示的目标值);不过,这些焊锡膏的面积远远小于使焊锡膏与热焊盘中的任何导通孔位置接触所需要的焊锡膏面积。与黑色参考线相邻的红色虚线表示有焊锡的面积和环绕导通孔的阻焊膜重叠,但不和导通孔位置(图中的最右边的红色虚线参考线)重叠。

10-1.JPG

10-2.JPG

图10:热焊盘的焊锡膏面积分布、点涂焊锡膏;8x8有阻焊膜环绕的导通孔阵列。

图11和图12是参考指示器的焊锡膏面积分布情况,指示器的热焊盘中的每一个导通孔都没有阻焊膜环绕。这些焊锡膏涂布的面积分布与图9和图10中的面积分布相似,也没有与导通孔交会。放置元件后不会有任何焊锡膏渗入导通孔,回流也不会直接导致印刷的焊锡太接近导通孔,或者在使用模板A时焊锡膏落在导通孔位置上。

 11-1.JPG

11-2.JPG

图11:热焊盘的焊锡膏面积分布、点涂焊锡膏;5x5导通孔阵列。

12-1.JPG

12-2.JPG

图12:热焊盘的焊锡膏面积分布/点涂焊锡膏;8×8导通孔阵列。

验证分段式模板,即用模板B印刷的焊锡膏面积分布,面积分布的值符合面积分布目标的要求。这里只有一个图,即图13,这是由于在模板B的情况中,是故意把焊锡膏印刷在导通孔上。表1中包含每个参考指示器的焊锡膏覆盖率的详细信息。

 13.JPG

图13:热焊盘的焊锡膏面积——模板B。

AXI数据

对每一块电路板进行自动化X光检查(AXI),保存每一个元件的X光图像,并提供自动化检查的空洞百分率的值。由于导通孔和焊盘的总可焊面积是可变的,因此,要修正AXI报告的空洞百分率,以反映每个导通孔的情况。AXI的原始空洞百分率数据没有考虑到热焊盘的实际可焊面积,要把空洞下面的堵塞导通孔的面积去掉。用方程式2来修正原始空洞百分率:

•    Athermal pad是热焊盘的总面积,在这个例子中热焊盘的面积是8.3毫米 x 8.3 毫米

•    Avia是导通孔的开口面积,或者阻焊膜围绕的导通孔的开口面积 (如果使用这种导通孔)

•    Void %是AXI报告的空洞百分率的值

•    Void% corrected是考虑热焊盘的总可焊面积后的空洞百分率的值

•    Nempty vias是与空洞交会的没有焊锡堵塞的导通孔数量

经过修正后,一些AXI报告的空洞百分率的值改变,空洞百分率会增大或减小,这取决于热焊盘的可焊面积;热焊盘中的导通孔数量;以及由于印刷和回流被焊锡堵塞的导通孔数量。对主要影响因素交互的分析显示平均空洞百分率与这些因素的相关性,如图14所示。

14.JPG

图14:影响空洞百分率的主要因素是阻焊膜(SM),导通孔阵列,导通孔尺寸,导通孔间距,模板类型(点状模板=0,分段模板=1),电路板厚度,以及焊锡膏覆盖对修正的空洞百分率平均值的影响。

在这些因素的影响是否明显方面,所有这些要考虑的影响空洞百分率的主要因素相互作用的影响被认为是明显的,包括一些二级相互作用的影响。正如预期的那样,平均空洞百分率随导通孔间距的增大变小,导通孔数量比较少时,平均空洞百分率随孔尺寸的增大而减小。

不容易直接看出的是,导通孔有阻焊膜环绕时,空洞的平均尺寸增大。由于这个原因,在表5中按电路板的编号列出计算的空洞百分率的范围,这一列表说明PCA编号为13、14和15号的电路板在形成空洞方面是最好的:所有这些通过点涂焊锡膏组装的110密尔厚的电路板上的空洞百分率都低于50%。这三块电路板中的每一块都只有两个参考指示器的空洞百分率的值在25%到40%之间。

 b5.JPG

表5: 经计算修正后电路板空洞百分率的范围(sm=1:阻焊膜环绕导通孔)

这些参考指示器的导通孔没有阻焊膜环绕。图15、16和17显示这些参考指示器,其他三块电路板每一块上的参考指示器的位置相同。

 15.JPG

图15:13号PCA的参考指示器G6修正后的空洞百分率(导通孔直径f1=0.2毫米,0.0098英寸)。

 16.JPG

图16:14号PCA的参考指示器A1修正后的空洞百分率(导通孔直径f1=0.2毫米,f 0.0087英寸)。

17.JPG

图17:15号PCA的参考指示器G1修正后的空洞百分率(导通孔直径f1 = 0.2毫米,f 0.00787英寸)。

根据表5中的数据得出的其他推断如下:

•    没有阻焊膜环绕的导通孔在所有的情况下都可以让空洞面积<50%

•    对于空洞百分率范围是25%到50%,以及空洞百分率<25%的情况,最好的情况是导通孔有阻焊膜环绕,电路板的厚度为110密尔,点涂焊锡膏

•    对于空洞百分率<25%的情况,使用模板点涂焊锡膏时,导通孔有没有阻焊膜环绕无关紧要;另外,元件数量相同时空洞百分率都小于25%。另外,用模板点涂焊锡膏时,没有出现空洞百分率>50%的情况;组装的9块电路板的最大的空洞百分率是44%

•    对于空洞百分率<25%的情况,用模板段涂焊锡膏时,没有阻焊膜环绕焊盘导通孔时的组装成品率至少是原来的两倍,因为很多元件的空洞百分率<25%

电路板组装好后,观察到焊锡膏渗入导通孔,并且有一些焊锡膏在电路板的背面凸出来。开发出一个SPI程序来测量焊锡膏凸起的高度。影响焊锡膏凸出高度的主要因素和影响空洞百分率的主要因素相同,组装后对SPI检查结果分析根据这些主要因素的相互作用进行分析,与对空洞百分率的分析类似,如图18所示。

18.JPG

图18:阻焊膜(sm)、导通孔阵列、导通孔尺寸、导通孔间距、模板类型(点状模板=0、分段模板=1)、电路板厚度、锡膏覆盖这些因素是影响焊锡膏凸出高度的主要因素。

在这些因素的影响是否明显方面,所有考虑的这些因素的主要影响的相互作用很可能是明显的(阻焊膜除外),包括它们的一些二级相互作用。焊锡膏凸出的平均高度随导通孔尺寸的减小而变小。空洞百分率和焊锡膏凸出高度的变化方向与导通孔数量、导通孔间距、电路板厚度、焊锡膏覆盖率的变化方向相同。它们的影响与阻焊膜、导通孔尺寸和模板类型的影响不一样。不过,在做出图线此较各个因素的影响时,在空洞百分率和焊锡凸出高度之间没有发现相关性。

只对一块电路板(6号PCA, 厚度110 密尔,使用分段模板组装)作额外的X光检查。图19-24是挑选出来的X光检查图像,图像显示不同尺寸的导通孔都出现有焊锡凸出的导通孔和渗入焊锡的导通孔。

 19.JPG

图19:分段模板,导通孔直径f1=0.2 毫米。

20.JPG

图20:分段模板,导通孔直径f1=0.2毫米,阻焊膜环绕导通孔。

21.JPG

图21:分段模板,导通孔直径f2=0.23毫米。

 22.JPG

图22:分段模板,导通孔直径f2=0.2毫米,阻焊膜环绕导通孔。

 23.JPG

图23:分段模板,导通孔直径f3=0.25毫米。

 24.JPG

图24:分段模板,导通孔直径f3=0.25毫米,阻焊膜环绕导通孔。

使用分段模板时,在相当多的情况中,没有目视看得见的焊锡滞留在导通孔中,这和使用点涂模板时大多数电路板中的3,4,7,8参考指标器(参考导通孔有阻焊膜环绕)的情况一样。图25显示一个例子。阿尔卡特/阿尔卡特-朗讯/诺基亚公司大量使用助焊膜的时间已超过15年,基本上不存在焊锡在电路板(数百万块PCBA)的背面凸出的问题。

 25.JPG

图25:点状模板,阻焊膜环绕导通孔,导通孔直径f2=0.23毫米(上图),f3 = 0.25 毫米(下图);没有明显的焊锡滞留在导通孔中。

检查最厚的电路板的最小电镀直通导通孔的横截面,图26是电路板导通孔的横截面,表6是导通孔直径的数据。

 b6.JPG

表6:18号PCA的参考指示器A7的导通孔直径,沿导通孔在三个位置测量的直径。

结论

本文的实验设计一种测试电路板来测试减少QFN热焊盘上空洞的一组独立的条件。这个实验假设在一个导通孔的直径足够小时,就可以在让焊锡膏中的挥发物逸出时防止熔融的焊锡渗入导通孔,有利于减少空洞的直通导通孔的最终直径只有三种:0.00787英寸,0.0090英寸和0.0098英寸。只有小部分参数组表现出空洞百分率降低,能限制焊锡渗入导通孔中。

致谢

本文作者在此感谢Sanmina公司的Marco Gonzalez和Sanmina Guadalajara的工艺与管理团队,特别是1号工厂的NPI团队的管理支持,以及区域工程团队的支持;特别感谢在加利福尼亚圣何塞的Sanmina NPI团队PCB部门和Sanmina Guadalajara区域可靠性和FA实验室的支持。

References

参考文献

1. Derrick Herron, Yan Liu, and Ning-Cheng Lee, “Voiding Control At QFN Assembly,” Pan Pacific Symposium, 2011.

2. Richard Coyle and Heather McCormick, et al., “Thermal Fatigue Performance of a Quad Flat No lead (QFN) Package assembled with Sn-Ag-Cu (SAC) and SnPb Solders,” SMTAI 2009.

3. Ning-Cheng Lee, “How to Control Voiding in Reflow Soldering,” Chip Scale Review, August/September 2005.

4. Matt Kelly, Mark Jeanson, and Mitch Ferrill, “Via-in-Pad Design Considerations for Bottom-Terminated Components on Printed Circuit Board Assemblies,” SMTAI, 2014.

5. Viktoria Rawinski, “Void Reduction in Reflow Soldering Processes by Sweep Stimulation of PCB Substrate—Process Integration in Industrial Production,” SMTAI, 2016.

6. Jennifer Nguyen, David Geiger, and Anwar Mohammed, “The Impact of Via and Pad Design on QFN Assembly,” SMTAI, 2015.

7. Alfredo Garcia, Cristina Amador, Jose Esquivel, Domingo Vazquez, Shane Lewis, Iulia Muntele, and Mulugeta Abtew, “Effect of Termination Finish, Reflow Conditions, and Void Formation on the Reliability of QFN Solder Joints,” IPC Tech Summit, 2014.

8. Timothy O’Neill, “Aperture Design to Minimize QFN Voiding,” www.aimsolder.com.

This paper was first presented at SMTAI 2018 and published in the technical proceedings.

本文在2018年SMTAI首次提出,并刊登在会议的技术论文集中。

作者简介:

Alfredo Garcia,Sanmina P1 GDL公司的工程经理。

Domingo Vazquez是Sanmina SCI GDL公司区域工艺经理。

Ricardo Macias是Sanmina SCI GDL 公司的工艺工程师。

Rodrigo Ibarra是Sanmina SCI GDL公司的作业班长。

Joe Smetana是诺基亚公司高级技术部的首席工程师。

Mulugeta Abtew博士是Sanmina公司负责技术开发的副总裁。

Iulia Muntele是Sanmina公司的工艺开发工程师。

分享到:
  点赞
  收藏
  打印

中国电子制造专业人士刊物

创于2003年

全国"一步步新技术研讨会"官媒

SbSTC服务号
actSMTC订阅号
扫一扫,掌握最新资讯
评论(0
已输入0
相关推荐
      
      
      
      
近期活动
热门标签